《ALTERA QUARTUS II v7.1-QUASAR FPGA设计》[Bin]

资源分类：: 软件/行业软件
发布者：: stnwolg
发布时间：: 2007-05-15 14:49
最新更新时间：: 2007-05-17 01:09
浏览次数：: 加载中..

eMule资源

下面是用户共享的文件列表，安装eMule后，您可以点击这些文件名进行下载
[ALTERA.QUARTUS.II.v7.1-QUASAR.FPGA设计].ALTERA.QUARTUS.II.v7.1-QUASAR.bin 详情	748.3MB
[ALTERA.QUARTUS.II.v7.1-QUASAR.FPGA设计].ALTERA.QUARTUS.II.v7.1-QUASAR.cue 详情	113Bytes
[ALTERA.QUARTUS.II.v7.1-QUASAR.FPGA设计].ALTERA.QUARTUS.II.v7.1-QUASAR.nfo 详情	1.8KB
全选	748.3MB
eMule主页下载eMule 使用指南如何发布

中文名称：ALTERA QUARTUS II v7.1-QUASAR FPGA设计
资源类型：Bin
发行时间：2007年
制作发行：Altera公司
地区：美国
语言：英语
简介：

链接来自ShareTheFiles
未经过安全检测与安装测试，您在使用中所产生的任何后果自负皆与本论坛无关
软件版权归原作者及原软件公司所有，如果您喜欢，请购买正版

语言：英语
网址：http://www.altera.com/products/software/products/quartus2/qts-index.html
类别：FPGA设计

Quartus II 软件7.1在性能和效率上达到了最高水平。在FPGA、CPLD和结构化ASIC设计上，Quartus® II 软件7.1的性能和效能首屈一指。这一版本新增加了对Arria™ GX FPGA的支持，该器件是Altera新的低成本器件系列，该系列带有收发器，针对协议应用进行了优化。软件缩短了按键式编译的时间，进一步扩大了Quartus II 软件的效能优势——比最相近的65nm竞争FPGA快两倍。7.1版还对SOPC Builder工具进行了改进。新的基础结构支持交互性能更好的GUI，可快速实现大型系统，提供扩展知识产权(IP)支持。

q2_whatsnew_banner-7.1.jpg

Altera Quartus II软件7.1编译时间缩短一倍，存储器资源占用减小一半

现在开始设计带有收发器的低成本Arria GX FPGA新系列

2007年5月9号，北京——Altera公司(NASDAQ: ALTR)今天宣布，利用Quartus II软件7.1，设计人员在高端FPGA设计时，编译时间能够缩短一倍，而存储器资源占用减半。这一新的软件版本延续了Altera在提高性能和效能上的领先优势。用户现在可以在Quartus II软件订购版和网络版中开始全系列Arria GX FPGA设计。

Altera亚太区市场总监梁乐观表示：“我们承诺帮助客户获得最前沿的性能和效能。作为唯一能够支持64位Windows和多处理器的FPGA供应商，Altera缩短了编译时间，减小了存储器资源占用，比竞争对手有明显的优势。”

更快的编译时间

Altera在编译时间上的改进措施提高了客户采用Quartus II软件设计新系统的效能。和竞争高端65nm FPGA相比，利用高级布局布线算法，Quartus II软件7.1和Stratix III FPGA的编译时间平均缩短了一倍。为进一步加速设计过程，客户使用多处理器计算机要比单处理器计算机的编译时间少20％。Altera Quartus II软件是唯一由FPGA供应商提供的支持多处理器(例如，Intel Core 2 Duo和Quad以及AMD Athlon 64 X2)的软件，能够充分发挥当今双核以及四核计算机的优势。

Arria GX FPGA支持

Quartus II 为Arria GX FPGA提供完整的设计流程支持，包括：
●TimeQuest时序分析器——迅速简捷地实现时序逼近
●渐进式编译——帮助您尽快完成设计
●PowerPlay功耗优化工具——降低功耗
●SOPC Builder和DSP Builder ——进行系统级设计
●支持PCI Express (x1, x4)、千兆以太网和Serial RapidIO™ 协议

增强SOPC Builder工具

这一新版本还提高了Altera SOPC Builder自动系统开发工具的效能。对基础构造的改进以及交互性能更好的GUI可以快速实现大型系统编译，新的Avalon Streaming接口适合在两个知识产权(IP)模块之间发送流数据。7.1版还包括新的Avalon存储器映射时钟交叉桥接，流水线桥接以及散射收集直接存储器访问(DMA)控制器，进一步提高了系统性能。

器件支持

客户现在可以使用Quartus II软件7.1来设计Altera最近发布的所有器件系列型号，包括Arria GX、Stratix III和Cyclone III FPGA。Quartus II软件订购版和网络版都支持新的Arria GX系列，利用这一工具，设计人员能够迅速将其PCI Express x1和x4、千兆以太网以及Serial RapidIO设计推向市场。

Quartus II7.1软件的特性和增强功能

Quartus II 7.1软件对Altera新的Stratix III器件以及其他CPLD、FPGA和结构化ASIC系列提供软件支持。其性能和效能改进的其它亮点包括：

· 多处理器支持：支持多处理器计算机在编译时进行并行处理，从而缩短了编译时间。Quartus II软件首次实现了由FPGA供应商提供的多处理器支持，发挥了新的多核处理器的优势。

· 分离窗口支持：Quartus II软件GUI用户可以在桌面上独立移动各个工具窗口，方便了设计分析和管理。

· 芯片规划器：新的集成平面规划器和芯片编辑器进行详细地设计平面分析和工程更改单(ECO)编辑。

· 高级I/O时序：支持设计人员在Quartus II软件中输入电路板走线参数，实现更精确的I/O分析，更迅速地达到时序逼进。

· 引脚规划改进：从引脚规划器结果中自动建立顶层设计文件，实现更彻底的I/O分析，加速实现电路板设计。

· Windows 64位版本：Quartus II软件64位版本运行在Microsoft Windows XP Professional x64上，设计人员可以充分利用计算机的4Gbytes内存优势。

· 扩展Linux支持：除了Red Hat Enterprise Linux外，Quartus II软件还支持SUSE Linux Enterprise 9。

其它改进

Quartus II软件7.1丰富的特性和改进措施帮助客户在设计Altera FPGA、CPLD和结构化ASIC时发挥最大效能和性能。

·更快的TimeQuest时序分析器 – 更快地逼近时序，缩短编译时间，减少存储器资源占用，并且方便地从Altera标准时序分析器进行转换，从而提高了效能。
·新的编译时间向导 – 在设计流程中建议缩短编译时间的设置，提高了效能。
·新的在系统源和探测编辑器 – 设计人员可以在运行期间驱动器件激励，采样内部节点，缩短了验证时间。
·扩展综合 – 新的文本编辑器、新的HDL模板以及真双端口RAM更迅速地完成设计输入。
·更新并行闪存装入 – 闪存编程时间缩短一倍，为闪存器件提供突发模式支持，更迅速地配置器件。
·提高可用性 – 使用高级Quartus II消息控制台，简化设计过程，加速停止过程。
·自动通告 – 通过Quartus II桌面新软件下载和服务包，实现自动通告。

OS支持

Windows XP Professional x64 (32位)——运行Quartus II软件32位应用软件的Windows XP Professional x64操作系统支持Quartus II 软件。64位硬件/软件平台上运行32位应用软件的优势在于能够访问更多的存储器，从而提高了性能。
Red Hat Linux Enterprise 4.0——现在提供支持。

Altera简介
Altera的可编程解决方案帮助系统和半导体公司快速高效的实现创新，突出产品优势，赢得市场竞争。请访问www.altera.com或www.altera.com.cn，了解更详细的信息。

Altera，Programmable Solutions Company（可编程解决方案公司），stylized Altera logo（程式化Altera标识），specific device designations（专用器件名称）和所有其他专有商标或者服务标记，除非特别声明，均为Altera公司在美国和其他国家的商标和服务标记。所有其他产品或者服务名称的所有权属于其各自持有人。ModelSim是Mentor Graphics公司的商标。

CODE

Title : ALTERA.QUARTUS.II.v7.1-QUASAR
(c) Altera

Type : FPGA Design
Size : 1CD (52x15MB)
Date : 05/14/2007
URL : http://www.altera.com/products/software/products/quartus2/qts-index.html

Quartus II software enables the highest levels of productivity and the
fastest path to design completion for both high-density and low-cost FPGA design.

Dramatically improve your productivity compared to traditional FPGA design flows.
Take advantage of the following productivity enhancing features today:

TimeQuest timing analyzer is a new, next-generation ASIC-strength timing analyzer
supporting the industry-standard Synopsys Design Constraints (SDC)-based timing
analysis methodology.

PowerPlay power analysis and optimization technology provides automated power
optimization capabilities and helps you effectively manage power from design concept
through implementation.

Incremental compilation supports the bottom-up design flow that allows design blocks
to be created and optimized independently. System architects can incrementally integrate
optimized design blocks while the performance of the design blocks is preserved
throughout the integration process.

SOPC Builder eliminates mundane and error-prone system integration tasks and allows you
to build systems in minutes.

Push-button physical synthesis technology and the automated Design Space Explorer (DSE)
simplify design optimization.

Extensive cross-probing support between tools helps identify and correct design issues.

The pin planner feature (PDF) enables easy I/O pin assignment planning, assignment, and
validation.

Complete command-line and tool command language (Tcl) scripting interfaces give you
advanced scripting capabilities.

Installation
------------

Unrar, mount or burn.

Check /crack dir.

Enjoy!

TEAM QUASAR